Inicio > CPLD's > Introduccion a los Dispositivos Logicos Programables

Introduccion a los Dispositivos Logicos Programables

6 noviembre, 2010

Generalmente, los diseñadores, a la hora de desarrollar un circuito lógico, disponen de dos alternativas:

  • Utilizar CIs (circuitos integrados) de lógica discreta (TTL, CMOS, etc.).
  • Utilizar CIs adaptados total o parcialmente a las necesidades del usuario (ASIC’s).

Normalmente los ASIC’s ocupan menos espacio, son mas fiables, mas baratos y faciles de usar. Los ASIC’s se dividen en las sig. categorias:

FULL CUSTOM

  • Se diseñan a petición de un cliente para que resuelvan una determinada aplicación.
  • Todo está hecho a mano a nivel de transistor y de trazado. Conllevan un alto coste de desarrollo.
  • Sólo se justifica para volúmenes de producción muy elevados.
  • Se emplea meses o años para su construcción.

    Ejemplo de Fulll custom

    Ejemplo de Fulll custom

SEMI CUSTOM

  • GATE ARRAY  (Matrices de puertas)

Los fabricantes ponen a disposición de sus clientes una serie de MACROS que pueden utilizar de forma inmediata y otras que pueden construirse ellos mismos. Las MACROS son agrupaciones de células básicas que realizan funciones básicas (NOT, AND, SR, JK, etc.).
Una vez superadas todas las etapas previas, el cliente envía la documentación general para que el fabricante construya un primer prototipo. Sólo hay que realizar la máscara final que define las conexiones entre las puertas.
El diseño puede durar semanas o meses y es costoso.

Ejemplo de Gate array

Ejemplo de Gate array

  • STANDAR  CELL (Células normalizadas)

Similares a las GATE ARRAYS, pero con la ventaja de no trabajar con puertas simples. Se dispone de colecciones de diferentes partes de circuitos que han sido depurados como: Puertas lógicas,RAM estáticas, Circuitos MSI, Ficheros de registros, etc. El usuario tiene que ensamblar estos circuitos, verificarlos y, finalmente, enviar la documentación al fabricante. Hay que realizar máscaras para todos los procesos deproducción de los CIs. Los periodos y los costes de desarrollo son superiores a los de las matrices de puertas.

Ejemplo de Estandar cell

Ejemplo de Estandar cell

FPIC’s

  • Son chip’s programables por el usuario mediante programadores comerciales
  • Ofrecen soluciones a bajo coste
  • El tiempo de desarrollo es corto y con menor riesgo que los GATE ARRAY y los STANDAR CELL.

PLD o SPLD

(Simple Programmable Logic Device) son pequeños ASIC’s configurables por el usuario capaces de realizar una determinada función lógica.

  • En comparación con los circuitos estándar SSI/MSI: Disminuye el coste del circuito
  • Se reduce el número de chip’s y por tanto el tamaño de las placas.

Esto redunda en:

  • aumento de la velocidad de funcionamiento del circuito. aumento de la fiabilidad (disminución de interconexiones)
  • reducción del coste del circuito (área de PCB)
  • reducción del consumo

Flexibilidad

  • Se puede cambiar la funcionalidad del diseño para añadir nuevas características sin modificar el PCB.
  • Es más difícil de copiar (propiedad intelectual). Incorporan un bit de seguridad programable para protección del diseño

Simplifica el trabajo del diseñador y acelera proceso de diseño

  • Se utilizan herramientas de diseño asistido por ordenador
Estructura basica de una pal

Estructura basica de una pal

La estructura típica consiste en “suma de productos”

  • Matriz AND programable + Matriz OR fija
  • Se puede implementar cualquier función de n entradas con menos de p términos producto (p < 2n)

Se programan las interconexiones

  • Número de interruptores = (2n × p × m)

CPLD(Complex Programmable Logic Device)

Básicamente, la arquitectura interna de un CPLD está formada por bloques de control de entrada y salida conectados a bloques de macrocélulas.

Estructura interna de un CPLD

Estructura interna de un CPLD

Pastilla CPLD

Pastilla CPLD


FPGA

Son dispositivos que combinan las ventajas de la tecnología SEMICUSTOM de las GATE ARRAY’s con la flexibilidad y facilidad de diseño de la lógica programable.

En realidad, la filosofía de diseño de un FPGA es similar a la de una GATE ARRAY ya que, básicamente, está compuesta por células independientes programables que se pueden interconectar entre sí a través de canales también programables, dando lugar a funciones de salida complejas.

Mientras que en un GATE ARRAY se trabaja a nivel de silicio predifundido (semicustom), en un FPGA se trabaja a nivel de lógica programable.

 

 

 

El tiempo de desarrollo es corto y con menor riesgo que los GATE ARRAY y los STANDAR CELL.

Anuncios
Categorías:CPLD's
A %d blogueros les gusta esto: